PATENT ABSTRACTS OF JAPAN

(11)Publication number : **07-182169**

(43) Date of publication of application: 21.07.1995

(51)Int.Cl. G06F 9/38 G06F 9/30

(21)Application number: **05-327806** (71)Applicant: **TOSHIBA CORP**

(22) Date of filing: **24.12.1993** (72) Inventor: **ABE YAYOI**


TAKEUCHI YOICHIRO

(54) PARALLEL PROCESSING COMPUTER

(57)Abstract:

PURPOSE: To increase the free areas of a memory for a parallel processing type computer by reducing the size of the program to be loaded in the memory.

CONSTITUTION: A non-execution instruction NOP part is properly deleted out of a description part of a parallel processing instruction consisting of plural fields, so that the size of the instruction code part of a program to be loaded in a memory 10 is reduced. When the parallel processing instruction of the program is carried out, it is checked whether the compressed instruction code is equal to only a single instruction based on the contents of an instruction description information part 14. If the compressed instruction code is equal to only a single instruction, an instruction restoring part 20 fills the fields of parallel processing instructions excluding the relevant



instruction with the NOP parts and restores the parallel processing instruction to be carried out. This restored instruction is once stored in an instruction cache 30. Then the restored parallel processing instructions stored in the cache 30 are carried out is sequence by an executing unit 60.

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開發号

特開平7-182169

(43)公開日 平成7年(1995)7月21日

(51) Int-CL ⁸		織別紀号 庁内整	建番号 ₽ Ⅰ	技術表示體所
G06F	9/38	370 X		
	9/30	350 F		

麻香讃求 未讃求 満東道の数5 〇L (全 11 所)


(21)出願番号 特顯平5-327806 (71)出願人 000003078 株式会社東芝 特索川県川崎市幸区堀川町72番地 (72)発明者 安部 弥生 東京都府中市東芝町1番地 株式会社東芝府中工場内 (72)発明者 竹内 陽一郎 東京都府中市東芝町1番地 株式会社東芝府中工場内 (74)代理人 弁理士 第江 武彦			####### WD	BA BARRON OL (E II A)
(22)出願日 平成5年(1993)12月24日 神奈川県川崎市幸区堀川町72番地 (72)発明者 安部 弥生 東京都府中市東芝町1番地 株式会社東芝府中工場内 (72)発明者 竹内 陽一郎 東京都府中市東芝町1番地 株式会社東芝府中工場内	(21)出顯番号	特顯平5-327806	' ' ' ' ' ' ' ' '	
(72) 発明者 安部 弥生 東京都府中市東芝町 1 番地 株式会社東芝 府中工場内 (72) 発明者 竹内 陽一郎 東京都府中市東芝町 1 番地 株式会社東芝 府中工場内			株式	《 会社東芝
東京都府中市東芝町 1 番地 株式会社東芝 府中工場内 (72)発明者 竹内 陽一郎 東京都府中市東芝町 1 番地 株式会社東芝 府中工場内	(22)出願日	平成5年(1993)12月24日	-成5年(1993)12月24日 神奈川県川崎市奉区堀川	
府中工場内 (72)発明者 竹内 陽一郎 東京都府中市東芝町1番地 株式会社東芝 府中工場内			(72) 発明者 安部	36 弥生
府中工場内 (72)発明者 竹内 陽一郎 東京都府中市東芝町1番地 株式会社東芝 府中工場内			東京	《都府中市東芝町1番地 株式会社東芝
(72)発明者 竹内 陽一郎 東京都府中市東芝町1番地 株式会社東芝 府中工場内				
東京都府中市東芝町 1 番地 株式会社東芝 府中工場内				
府中工場內			· · · · - · · · · · · · · · · · · · ·	
(74)代理人 弁理士 錦江 武彦				. —
			(74)代理人 弁理	思士 第 江 武彦
			I	

(54)【発明の名称】 並列処理型コンピュータ

(57)【要約】

【目的】並列処理型コンピュータにおいてメモリにロードされるプログラムサイズを小さくしてメモリのブリーエリアを着やす。

【締成】複数フィールドからなる並列処理命令の命令記述部から無実行命令NOP部分を適宜取り除くことにより、メモリ10にロードされるプログラムの命令コード部分のサイズを圧縮しておく。このプログラムの並列処理命令を実行する際に、圧縮された命令コードが1命令のみであるかどうかを命令記述情報部14の内容から判断する。1命令のみであれば、命令復元部20によりその命令以外の並列処理命令フィールドをNOPで埋めて実行すべき並列処理命令を復元する。復元された命令は命令キャッシェ30に一旦格納され、キャッシェ30内の復元された並列処理命令が実行ユニット60で順次実行される。



1

【特許請求の範囲】

【請求項1】 無実行命令以外の命令を含む情報を格納 する命令格納部および無実行命令を付加するかどうかを 示す情報を格納する命令記述情報部を記憶するメモリ と:前記命令記述情報部の内容が無実行命令の付加を示 す場合に、前記命令格納部の命令に無実行命令を付加し て複数命令からなる命令コードを生成する命令生成手段 と:複数の命令実行フォールドを縛ち、これらの命令等。 行フィールドにおいて、前記命令生成手段で生成された。 命令コードを並列に実行する命令実行手段とを具備した。10。 ことを特徴とする並列処理型コンピュータ。

【請求項2】 前記メモリは、無実行命令以外の命令を 複数含む命令コードを格納する複数命令領域を持ち、 前記命令生成手段は、前記命令記述情報部の内容が無実 行命令の付加以外を示す場合に前記複数命令領域に格納 された命令コードを取り出す命令取出手段を含み、

前記命令案行手段が、前記命令生成手段により生成され た命令コードとともに前記命令取出手段により取り出さ れた命令コードを実行するように構成されることを特徴 とする請求項1に記載の並列処理型コンピュータ。

【請求項3】 複数命令からなる並列処理命令コードが 無実行命令以外の命令を1つだけ含む場合に、この並列 処理命令コードから無実行命令を取り除くことによりこ の並列処理命令コードのコードサイズを圧縮し、

コードサイズが圧縮されたことを示す命令記述情報をこ の圧縮された並列処理命令コードとともに保存し、

前記命令記述情報が、保存された前記並列処理命令コー 下はコードサイズが圧縮されていることを示す場合に、 この圧縮された命令コードに無実行命令を付加すること により並列処理命令コードを復元しながち実行するよう。30 れ)、必要な処理ができなくなるという問題が起とり得 に構成したことを特徴とする並列処理型コンピュータシ ステム。

【請求項4】 命令記述情報部および命令格納部を具備

並列処理命令コードから無実行命令部分を適宜取り除く ことによりこの並列処理命令コードのコードサイズを圧 縮し、

このコードサイズが圧縮されたことに関する情報を前記 命令記述情報部に記述し、

このコードサイズが圧縮された命令コードを前記命令格 46 -納部に記述することを特徴とする並列処理型コンピュー タシステム。

【讓求項5】 命令記述情報部、命令絡納部、命令記述 復元割込部および命令復元部を具備し、並列処理命令コ ードから無実行命令部分を適宜取り除くことによりこの 並列処理命令コードのコードサイズを圧縮し、

このコードサイズが圧縮されたことに関する情報を前記 命令記述情報部に記述し、

このコードサイズが圧縮された命令コードを前記命令格 納部に記述し、

前記命令記述情報部に記述された情報に基づき前記命令 格納部に記述された圧縮命令コードに無実行命令を挿入。 することで元の並列処理命令コードを復元し、

前記復元された元の並列処理命令コードを逐次実行する。 ことを特徴とする並列処理型コンピュータシステム。 【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、ベリーロングインス トラクションワード(以下VL!Wと略記する)型など の並列処理型コンピュータにおいて、メインメモリにロ ードされるプログラムの命令コード部分のサイズを圧縮 しておき、メインメモリにロードされたプログラムの各 命令が実行される時点で圧縮された命令コードを復元す。 るシステムに関する。

[0002]

【従来の技術】たとえばVL!W型並列処理コンピュー 夕において実行されるシーケンシャルな命令コードに は、命令記述以外の部分に無実行命令(以下NOPと略) 記する)が埋め込まれる。

20 [0003]

【発明が解決しようとする課題】並列処理プログラムに おけるシーケンシャルなコードでは、命令実行を行なわ ないNOPが多くなるために、プログラムの機能の割に 命令記述部のサイズが大きくなる。

【0004】大規模なプログラムの場合、メインメモリ にロードされたプログラム中のNOP部分がメモリを無 駄食いするから、プログラム実行時に多くのメモリが必 要となる。すると、プログラム実行中に使用できる残り のメモリ容置が少なくなり(つまりメモリが圧迫さ)

【0005】たとえばメインメモリ4メガバイトを装備 したコンピュータにおいて、オペレーティングシステム (以下OSと略記する)が起動したあとのメモリのフリ ーエリアが2. 5メガバイトであったとする。このコン ビュータのOS上でNOPを多く含むプログラムを起動 したところメモリのフリーエリアが1.8メガバイトし か残らなかったとしたち、このプログラムで2メガバイ トのフリーエリアを必要とする処理は行なうことができ ない(0.2メガバイトのメモリ不足)。

【0006】とくにプログラム関発中において、デバッ グ等のためにコードの大部分がシーケンシャル実行用に、 なっていてプログラム中に存在するNOPの割合が多い。 場合に、上記メモリ不足が起きやすい。このメモリ不足 が起きた場合。コンピュータ本体のメモリを増設しない。 腹り(そのコンピュータ自体および○Sがそのメモリ増 設に対応していることが前提)、デバッグができず、ブ ログラム関発が中断してしまう。

【0007】またデバッグ終了後のプログラムに対して 50 は、その起動後にユーザが使えるメモリのフリーエリア

3

サイズは大きいほど壟ましい。この発明の目的は、メモ りにロードされるプログラムサイズを小さくしてメモリ のプリーエリアを増やするとのできる並列処理型コンビ ュータを提供することである。

[0008]

【課題を解決するための手段】複数フィールドからなる 並列処理命令の命令記述部から無実行命令NOP部分を 適宜取り除くことにより、メモリにロードされるプログ ラムの命令コード部分のサイズを圧縮しておく。このブ ログラムの並列処理命令を実行する際に、圧縮された命 10-今コードが!命令のみであるかどうかを命令記述情報部 の内容から判断する。1命令のみであれば、命令復元部 により、その命令以外の並列処理命令フィールドをNO Pで埋めて実行すべき並列処理命令を復元する。復元さ れた命令は命令キャッシュまたは命令バッファに一旦格 納され、キャッシュまたはバッファ内の復元された並列 処理命令が実行ユニットで順次実行される。

[0009]

【作用】メモリにロードされるプログラムは圧縮されて いるから、圧縮された分だけメモリのフリーエリアは広 29 くなっている。圧縮された命令はそのままでは実行でき ないので、実行前に除去されたNOPを再挿入する復元。 が行なわれる。実行の度に(実行直前に)圧縮命令を逐 次復元するようにしたから、並列処理命令の実行に差し 障りはない一方で、メモリのフリーエリアをより広くで ಕನ.

[0010]

【実施例】図1は、この発明の一実施例に係るVL!W 型並列処理コンピュータ100の構成を示すブロック図 である。このコンピュータ100は、メインメモリ1。 命令キャッシュ30、命令レジスタ群40、命令デ コーダ50、命令実行ユニット60、レジスタファイル (汎用レジスタ群)70.およびデータキャッシュ80 を備えている。

【0011】命令実行ユニット60は、たとえば、最大 4命令を並列処理するために4つの命令実行ユニット (フィールド#1~#4)を備えている。実行ユニット 60の各フィールド#1~#4では、レジスタファイル 70を利用しながら与えられた命令が別々に実行され、 その実行結果がデータキャッシュ80あるいはメモリ1 46 0のデータ格納部16に書き込まれるようになってい る。

【0012】コンピュータ100で並列処理されるプロ グラムは、そのプログラムを使用するときに、外部記憶 装置(ハードディスクなど)90からインターフェイス (I/F) 92を介してメインメモリ10に読み込まれ る。

【0013】との際、外部記憶装置90に格納されたブ ログラム中の命令群が予めコンパイラ等により圧縮され

読み込まれる。しかし、このプログラム中の命令群がま だ圧縮されていないときは、このプログラムをメモリモ ①に読み込む過程において、たとえば〇Sに組み込まれ、 バックグラウンドで走っている圧縮処理プログラムある いはコンピュータ!00自体に組み込まれた圧縮処理ロ ジック回路により、プログラム中の命令群を圧縮しなが ち、メモリ10にロードする。(圧縮の方法は図5を参 願して後述する。) メインメモリ10は、命令絡納部1 2. 命令記述情報部14. およびデータ格納部16を含 んでいる。上記プログラムの圧縮された命令はメモリ! ①の命令格納部12に格納され、命令の圧縮状態に関す る情報は命令記述情報部14に格納され、このプログラ ムで使用されるデータはデータ格納部16に格納され る。データ格納部16に格納されたデータD10は、適 宜、データキャッシュ80を介して、あるいは直接に、 命令実行ユニット60に供給される。

【0014】メモリ10にロードされた命令は圧縮され ているので、命令格納部12および命令記述情報部14 で消費されるメモリの置は、圧縮しない場合よりも少な くなっている。すなわち、命令圧縮によりメモリが節約。 されている。(もとのプログラムがNOPを多く含めば、 念むほど、メモリ節約置は大きくなる。)メモリ10に ロードされた圧縮されている命令は、その実行前に元の 形に復元しなければならない(そうしないと正常な並列 処理が行なわれず、エラーがでる)。この命令復元を行 なうために、コンピュータ100は、命令復元部20お よび命令記述復元割込発生部22を備えている。

【0015】すなわち、命令記述情報部14の内容に対 応して圧縮された命令の実行時に、割込発生部22が、 30 割り込みD22を発生させる。すると命令復元部20 は、命令記述情報部14からの情報D14に基づき命令。 格納部12からの圧縮された命令D12を元の形に復元 し、復元された命令D20を命令キャッシュ30(ある) いは命令レジスタ群4()) に格納する。

【0016】命令キャッシュ30に絡納された復元命令 D20は、命令レジスタ群(命令バッファ) 40の命令 バイブに投入され、ここから順に命令D40が命令デコ ーダ50に送り出される。

【0017】命令D40はデコーダ30によりデコード。 される。デコードされた命令(適宜NOPを含む4つの 並列処理命令)D50は実行ユニット60のフィールド #1~#4に同時に投入され、並列処理される。

【0018】実行ユニット60での処理結果D60はデ ータキャッシュ80あるいはデータ格納部16に書き込 まれる。こうして、命令キャッシュ30あるいは命令レ ジスタ群40に詰め込まれた(圧縮復元後の)命令群。 が、実行ユニット60のフィールド#1~#4において 次々と並列案行される。

【0019】図5は、図1の並列処理コンピュータが扱 ているときは、このプログラムはそのままメモリ10に 50 今命令の圧縮処理を説明するフローチャートである。こ

の命令圧縮は、実行プログラムを生成する際のコンパイラによる処理(リンクを行なう前後の処理)でもよいし、コンピュータ100がプログラムをメモリ10にロードする時に行なう処理でもよい。また図6は、4つの命令フィールド#1~#4からなるVL!W命令1~5がどのように圧縮されるかの一例を示している。

【0020】 ここでは、デバッグを行なうため高級言語のソースプログラム(C言語で記載されたソースコード等)をシーケンシャルな命令コードになるようにコンパイルしリンクした場合を想定している。

【0.021】まず、並列実行型VL(Wマシンのシーケンシャル実行用命令コード(ロードモジュール)が入力され(ステップST40)、入力された命令コード中に同時実行する命令がいくつあるかがチェックされる(ステップST42)。

【 0 0 2 2 】例えば図 6 の命令 1 で示すように同時実行する命令が 1 つ (A D D) だけの場合 (ステップ S T 4 4、イエス) 、命令記述情報部 1 4 には「1 命令のみ実行」を示すとともにこの 1 命令の位置をビット「1」で示す情報「1 0 0 0」が書き込まれる(ステップ S T 4 20 6)。

【0023】同時実行する命令が1つの場合、命令記述情報部14の4ビット情報の各ビットの和(2#1~#4)は1であり、これが「1命令のみ実行」を示す。また命令記述情報部14の4ビット情報「1000」中の「1」の位置が同時実行する命令(ADD)のフィールド#1を示し、「0」の位置が命令復元時に無実行命令NOPが挿入されるフィールド#2~#4を示す。

【0024】命令記述情報部14に「1命令のみ実行」を示す情報「1000」が書き込まれると、入力された 30命令コードからNOPを取り除いた命令(ADD)だけが命令格納部12に格納される(ステップST48)。こうして命令1の圧縮(NOPの除去)が終了する。

【0025】命令1は入力された命令コードの最終命令ではないので(ステップST52、ノー)次の命令2が取り込まれ(ステップST54)、その命令の同時実行命令数がチェックされる(ステップST42)。との場合も同時実行命令は1つだけ(SUB)である(ステップST44、イエス)。すると図6に示すように、命令記述情報部14には「1命令のみ実行」を示すとともに 40 この1命令の位置をビット「1」で示す情報「001

【0026】命令記述情報部14に「1命令のみ実行」を示す情報「0010」が書き込まれると、入力された命令コードからNOPを取り除いた命令(SUB)だけが命令格納部12に格納される(ステップST48)。こうして命令2の圧縮(NOPの除去)が終了する。

【 0 0 2 7 】 同様に、図6 の命令 3 に対する命令圧縮処理が行なわれる(情報部 1 4 には「 1 0 0 0 」が書き込まれ、移納部 1 2 にはSHRが移納される)、一方 図

6の命令4で示すように同時実行する命令が複数(ADDとMUL)の場合(ステップST44、ノー)、命令記述情報部14には、複数の「並列実行命令あり(つまり同時実行命令が2以上)」を示すとともにこれら複数命令の位置をピット「1」で示す情報「0110」が書き込まれる(ステップST56)。

【0.028】命令記述情報部1.4に【複数命令同時実行」を示す情報「0.110」が書き込まれると(和 Σ # 1 ~ # 4 は2 以上)、入力された命令4そのもの(NOP、ADD、MUL、NOP)がメモリ1.0 (命令格納部1.2) の所定アドレス(0 X 1.0 0 0 ~ 0 X 1.0 0 3) に格納される(ステップS 1 1.0 1

【0029】あるいは、命令記述情報部14に【複数命令同時実行」を示す情報「0110」を書き込んだあと(和 Σ #1~#4は2以上)、入力された命令4からNOPを取り除いたもの(ADD、MUL)をメモリ10の所定アドレス(0X1000~0X1001)に格納するようにしてもよい(ステップST58)。この場合は命令4の圧縮(NOPの除去)が行なわれており、命令記述情報部14には命令4の実行命令本体(ADD、MUL)を格納した場所の先頭アドレス(0X1000)が書き込まれる(ステップST60)。

【0030】なお、ステップST44でノーとなる場合(同時実行命令が1命令のみでない場合)としては、同時実行命令が複数ある場合に限定はされない。たとえば OSがスーパバイザモードで使用する特殊な長い命令(通常の命令が32ビット固定長命令である場合に特種命令が32~128ビットの可変長命令であるときなど)の場合、「1命令のみの実行」としては扱かわれず (ステップST44、ノー)、この特殊命令の格納先が命令記述情報部14に格納され (ステップST56)、そのあとこの特殊命令がメモリ10の所定箇所に格納される (ステップST60)。

【0031】命令4は入力された命令コードの最終命令ではないので(ステップST52、ノー)次の命令5が取り込まれ(ステップST54)、その命令の同時実行命令数がチェックされる(ステップST42)。との場合は同時実行命令は1つだけ(ADD)であり(ステップST44、イエス)、命令記述情報部14には「1命令のみ実行」を示すとともにこの1命令の位置をビット「1」で示す情報「1000」が書き込まれる(ステップST46)。命令記述情報部14に情報「1000」が書き込まれると、入力された命令コードからNOPを取り除いた命令(ADD)だけが命令格納部12に格納される(ステップST48)。こうして命令5の圧縮(NOPの除去)が終了する。

まれ、格納部 12にはSUBが格納される)。一方、図 50 [0032]命令5が最終命令であれば(ステップST

52、イエス)命令の圧縮処理は終了する。図5のステ ップST40~ST60の処理が済むと、図6の左側に 示した非圧縮並列処理命令1~5(32ビット命令を4 つ並列に処理する128ビットVL (₩命令) は図6の 右側に示すように圧縮され、圧縮された命令とその命令 記述情報がメモリ10に格納される。

【0033】図5の処理の結果として命令格納部12に 格納される命令は一下の合計サイズは「釧除したNOP」 の分、元の並列処理命令コードの合計サイズよりも小さ くなる。命令記述情報部14のビットサイズは命令格納 10 部12に格納されなかったNOPよりも小さいので、命 令記述情報部14の存在によるメモリ10の消費量より も、NOPを絡納しなかったことによるメモリ10の節 約量の方が大きい。

【①①34】また、命令記述情報部14の4ビットを命 今絡納部12に絡納される32ビット命令の一部として 取り込めば、命令記述情報部14によるメモリの消費は なくなり(この場合、各命令は28ビットで記述される ことになる)、NOP創除によるメモリ節約分がそのま まプリーエリアとしてメインメモリ10に残る。

【0035】図2は、図1の並列処理コンピュータ10 0において実行される処理を説明するフローチャートで、 ある。また図3は、図2におけるNOP復元処理の一例 を示すフローチャートである。この処理は、命令復元部 20内のハードウエアロジックまたはコンピュータ100のマイクロコードで実行できる。

【0036】まず、圧縮された命令1(図6参照)が命 今復元部20に取り込まれ(ステップST10)、引き 続き取り込んだ命令1の命令記述情報部14の内容がチ ェックされる (ステップST12)。

【0037】4ビット情報部14の番ビット中の「1」 の和2#1~#4が1ならば、圧縮された命令1は同時 |実行命令数が1つだけであると判定され(ステップST 14.イエス)、命令1に対応する命令格納部12の内 容(命令ADD)が読み出される(ステップST1 6).

【0038】すると、NOP復元処理に入る(スチップ) ST18)。すなわち図3に示すように、まず命令記述 情報部14のビット1の位置に該当するフィールド#1 示すように、検出されたビット1の位置に該当するフィ ールド#1に読み出された命令ADDが配置され、残り のフィールド#2~#4にNOPが挿入される(ステッ 7ST182).

【0039】とうして正規の並列処理命令(128ビッ トVL(W命令)に復元された命令(は、命令キャッシ ュ30(または命令レジスタ群40)にロードされる。 (ステップST20)。

【0040】命令1が最終命令でないときは(ステップ)

込まれ(ステップST24)、取り込んだ命令2の命令 記述情報部14の内容がチェックされる(ステップST

【0041】4ビット情報部14の各ビット中の「1」 の和2#1~#4が1なので、圧縮された命令2は同時 実行命令数が1つだけであると判定され(ステップST 14. イエス)、命令2に対応する命令格納部12の内 容(命会SUB)が譲み出される(スチップST1 6).

【0042】すると、命令2のNOPが復元され(ステ ップST18)、復元された並列処理命令2は、命令キ ャッシュ30(または命令レジスタ群40)にロードさ れる (ステップST20)。

【0043】同様にして、命令3のNOPが復元され (ステップST18)、復元された並列処理命令3は、 命令キャッシュ30(または命令レジスタ群40)にロ ードされる(ステップST20)。

【0044】次に、非圧縮命令4(図6参照)が命令復 元部20に取り込まれ(スチップST10)、取り込ん。 20 だ命令4の命令記述情報部14の内容がチェックされる (スチップST12)。

【0045】ここでは4ビット情報部14の各ビット中 の「1」の和2#1~#4が2なので、命令4は同時実 行命令数が2つあると判定される(ステップSTI4、 ノー)。すると図1の命令記述復元割込発生部22によ り割り込みが発生する(ステップST26)。

【0046】との割り込みが生じると、命令復元部20 は、命令格納部12の内容(0×1000)から、命令 4の絡納先アドレス(0x1000から連続する4アド 30 レス分)を算出する(ステップST28)。すると図? に示す命令4の絡納先アドレス(0 x 1 0 0 0 ~ 0 x 1 (0)3)から命令4の内容(NOP, ADD、MUL、 NOP)が読み出される(ステップST30)。

【0047】こうして読み出された並列処理命令4は、 命令キャッシュ30(または命令レジスタ群40)にロ ードされる(スチップST32)。なお、命令4もNO P除去の圧縮を受けている場合は(つまり4ビット情報 部14の各ビット中の「1」の和2#1~#4が3以下。 の場合は)、命令4 中の実行命令(A D D 、M U L)を が検出される(ステップST181)。続いて、図7に、40 その铬納先アドレス(図6下中央の $0 \times 1 + 0 + 0 + 0 = 0$ 1001)から読み出してから(ステップST30)。 読み出された実行命令(ADD、MUL)にNOPを付 加する復元処理(図3のステップST181~ST18 2)を行なってもよい。

【0048】この場合、情報部14中で最初にピット 「1」が立っているフィールド(#2)に最初の絡納先 アドレス (0 x 1 0 0 0) の命令 (A D D) が配置さ れ、情報部14中で2番目にピット「1」が立っている フィールド(#3)に次の絡納先アドレス(0x100 ST22、ノー)、次の命令2が命令復元部20に取り「59」1)の命令(MUL)が配置され、情報部14中ビット

「り」のフィールド(#1、#4)にNOPが配置され る。

【0049】命令4が最終命令でないときは(ステップ) ST22、ノー)、次の命令5が命令復元部20に取り 込まれ(ステップST24)、取り込んだ命令5の命令 記述情報部14の内容がチェックされる(ステップST 12)。4ビット情報部14の各ビット中の「1」の和 ∑#1~#4は1なので、圧縮された命令5は同時実行 命令数が1つだけであると判定され(ステップST) 4.イエス)、命令5に対応する命令絡納部12の内容 10-(命令ADD)が読み出される(ステップST16)。 すると、命令5のNOPが復元され(ステップST1) 8)、復元された並列処理命令5が、命令キャッシュ3 ① (または命令レジスタ群40)にロードされる(ステ ップST2())。

【0050】命令5が最終命令であるときは(ステップ ST22、イエス)、命令キャッシュ30(または命令 レジスタ群40)にロードされた命令1~5が順次図1 の命令デコーダ50でデコードされ、デコードされた命 令1~5が実行ユニット60のフィールド#1~#4で「20」 並列に同時処理される(スチップST34)。

【0051】図2の処理の結果、メインメモリ10に該 み込まれた命令1~5が圧縮された命令(サイズ小)で あっても、命令キャッシェ30あるいは命令レジスタ群 40に書き込まれた実行直前の命令1~5は、図10に 示すような非圧縮の復元命令となっている。命令実行ユ ニット60は、この復元命令1~5をフィールド#1~ #4で並列実行する。

【0052】なお、復元された命令1~5が全て命令キ 当な数の復元命令がキャッシュ30(又はレジスタ4) (1) に褶まったら実行ユニット60で命令実行(ステッ プST34)を開始するようにしてもよい。この場合は ステップST22の前に命令実行ステップが挿入され、 る。

【0053】また、命令キャッシュ30あるいは命令レ ジスタ群40に書き込まれた復元命令1~5はその実行。 後は消滅してもエラーは生じない。したがって、復元さ れた後続命令(命令6以降)を次々と命令キャッシュ3 りあるいは命令レジスタ群40に書き込んで、命令キャー40。 ッシュ30あるいは命令レジスタ群40内の実行済み旧 命令(命令1~5)をどんどん消去することができる。 このため命令キャッシュ30あるいは命令レジスタ群4 ①が多数の復元命令でオーバーフローしてエラーを出す。 ことはない。

【0054】もし、コンピュータ100が4キロバイト の命令キャッシュ30を備えており、実行ユニット60 のフィールド#1~#4で実行される基命令が32ビッ ト(4バイト)固定長であるとすれば、キャッシュ30 は復元後の32ビット命令を最大1000個特つととが「59」ドレスから連続する4アドレス(0x1000~0x1

できる。コンピュータ100で処理しようとするプログ ラムモジュール中の命令数が1000個以内(4ワード) 模成のVL!W命令で数えれば250個以内)ならば、 復元後の非圧縮命令は全て命令キャッシュ30に収まっ でしまう。この場合は上記復元命令のオーバープローは、 生じない。

【0055】必要な復元命令が全て命令キャッシュ30 に収まったあとは、もはや命会復元処理は不要となるか。 ち、命令復元のためにコンピュータ100全体の処理速 度が落ちることはない。このことから、コンピュータ1 ①①で実行されるプログラム中の命令数に対して、命令 キャッシュ30は十分な記憶容置を持っていることが望 悪しい。

【0056】なお、コンピュータ100が汎用レジスタ (または命令レジスタ)を豊富に縛っており、とれらの レジスタ中に必要な復元命令の大部分を保持できるな。 ら、大容置の命令キャッシュ30は必ずしも必要ではな ĝω.

【0057】図6の例では命令記述情報部14を命令案 | 行ユニット60のフィールド数と同数のビット構成と| し、圧縮命令のフィールド位置情報も情報部14に含ま せている。このため図8に示すような圧縮前の命令1~ 5が圧縮された後これを復元すると、図10に示すよう。 に元通りの命令1~5が得られる。

【0058】ととで、命令1のようにVL!₩命令が実 行命令を1つしか含まないときは、この実行命令(AD D)がフィールド#1~#4のどこで実行されても、ソ フトウェア上は、その処理結果は同じになる(ハードウ エア上では、同一フィールドでの連続命令案行に伴いハ ャッシュ30に絡納され終わるまで待つのではなく、適「30」ザードの問題が超きる可能性があるが、ここではハザー ドは超きないと仮定する)。この場合、命令記述情報部 14は必ずしも実行命令(ADD)のフィールド位置情 報を含んでいる必要はない。

> 【0059】そのような場合では、命令記述情報部14 は「VL!W命令が実行命令をしつしか含まない」かど うかを区別する情報だけを持てばよく、情報部14を1 ビットフラグで構成することができる。

> 【0060】図8は、命令記述情報部14を1ビットフ ラグで構成した場合に、VLIW命令がどのように圧縮 されるかを例示している。すなわち、命令!では実行命 今が1つだけであるから(図5のスチップST44、イ エス)、情報部14のフラグが「0」とされ(ステップ ST46)、命令格納部12に実行命令(ADD)が格 納される(ステップST48)。

> 【0061】一方、命令4では実行命令が1つだけでは ないから (ステップST44、ノー)、情報部14のフ ラグが「1」とされ(ステップST56)、命令格納部 12に命令4の格納先先頭アドレス(0x1000)が 格納される(スチップST58)。このあとこの先頭ア

○○3)に命令4がそのまま格納される(ステップST 6○)。

【0062】図4は、図8の例におけるNOP復元処理の例を示している。すなわち、命令1の情報部14のフラグが「0」である場合(図2のステップST16)、格納部12から実行命令(ADD)を取り出してこれを研定フィールド、たとえばフィールド#1におく。しかる後に残りフィールド#2~#4をNOPで理めて(ステップST18)、図9に示すように命令1を復元する。復元された命令1は、命令キャッシュ30または命 10令レジスタ40に転送される(ステップST20)。【0063】一方、命令4の情報部14のフラグが

「1」である場合、命令復元割込を発生させる(図2のステップST26)。続いてメモリ10のアドレス0×1000~0×1003を計算し(ステップST2

8). そのアドレスから実行命令(NOP、ADD、MUL. NOP)を取り出して(ステップST30)、これをフィールド#1~#4に配置する。こうして得られた図9に示すような命令4は、命令キャッシュ30または命令レジスタ40に転送される(ステップST32)。

【①①64】図8のように命令記述情報部14が1ビット構成の例では、VLIW命令中の実行命令が1つだけの場合、実行命令(命令1のADD、命令2のSUBなど)のフィールド位置を特定できない。したがって、この場合の命令復元処理においては、命令復元に一定の規則を設けておく必要が生じる。

【0065】図11は、第1の命令復元規則にしたがって復元されたVL!W命令群の例である。ここでは、フィールド#1に1クロック処理命令(ADD、SUB)を集め、フィールド#2にNOPまたは2クロック処理命令(MUL)を集め、フィールド#3~#4にNOPまたは図示しない3クロック以上の処理命令を集めている。この例ではフィールド#1での連続命令処理においてハザードが生じないことを仮定している。

【 0 0 6 6 】 図 1 2 は、第 2 の命令復元規則にしたがって復元されたVLIW命令群の例である。ここでは、フィールド# 1 に N O P または第 1 の命令 (A D D) を集め、フィールド# 2 に N O P または第 2 の命令 (S U B) を集め、フィールド# 3 に N O P または第 3 の命令 40 (M U L) を集め、フィールド# 4 に N O P または図示しない第 4 の命令(割り算命令 D i V など)を集めている。

【0067】図13は、第3の命令復元規則にしたがって復元されたVLIW命令群の例である。ここでは、4命令(命令1~4)処理を1サイクルとし、各フィールドは1サイクル中で1回はNOP以外の命令を実行するようにしている。

【0068】なお前述した実施例においては、4ビット (まかは1ビット)命令記述部14は32ビット命令格 12

納部12の他に用意されているが、との命令記述部14は32ビット命令格納部12の一部に組み込んでもよい。たとえば32ビット中4ビット(または1ビット)を命令記述部14のために用い、残り(28ビット~31ビット)をADD、SUBなどの命令記述のために用いるようにしてもよい。

【0069】上述した実施例によれば、VL!W型コンピュータでシーケンシャルなコードを実行する場合に命令記述部分を圧縮できるので、大規模なプログラムのシーケンシャルな実行を少ない裏メモリで実行できる。

【0070】との際、並列度の高い命令(デバッグ時のシーケンシャルコードではNOPが多くなる)ほどサイズ圧縮効果は高い。なお、この発明は、VL!W型に限らず、命令コード中に適宜NOPが挿入されたプログラムを実行時にメモリに読み込む他方式の並列処理型コンピュータ(スーパースカラ型コンピュータ等)にも応用可能である。

[0071]

【発明の効果】との発明によれば、メモリにロードされる並列処理プログラムの命令コードは圧縮されているから、圧縮された分だけメモリのフリーエリアは広くなっている。圧縮された命令は、その実行の度に本来の命令に逐次復元される。このため、並列処理命令の実行に差し降りはない一方で、広いフリーエリアがメモリに確保できる。換言すれば、並列処理コンピュータおける大規模プログラムのシーケンシャルな実行を、より少ないメモリで行なうととができる。

【図面の簡単な説明】

【図1】図1は、この発明の一実施例に係るVLIW型 30 並列処理コンピュータの構成を示すブロック図。

【図2】図2は、図1の並列処理コンピュータにおいて 実行される処理を説明するプローチャート。

【図3】図3は、図2におけるNOP復元処理の一例を 説明するフローチャート。

【図4】図4は、図2におけるNOP復元処理の他例を 説明するフローチャート。

【図5】図5は、図1の並列処理コンピュータが扱う命令の圧縮処理を説明するプローチャート。

【図6】図6は、4つの命令フィールドからなるV上! W命令がどのように圧縮されるかの一例を説明する図。

【図7】図7は、図6の例において圧縮されたVL!w 命令がどのように復元されるかを説明する図。

【図8】図8は、4つの命令フィールドからなるVL! W命令がどのように圧縮されるかの他例を説明する図。

【図9】図9は、図8の例において圧縮されたVL!▼ 命令がどのように復元されるかを説明する図。

【図10】図10は、4つの命令フィールドからなるV L【W命令がオリジナル通りに復元された場合を例示する図。

(または1ビット)命令記述部14は32ビット命令格 50 【図11】図11は、4つの命令フィールドからなるV


L | ₩命令が第1の所定規則(フィールド)に1クロック処理命令を集める)に従い復元された場合を例示する図。

13


【図12】図12は、4つの命令フィールドからなるV LIW命令が第2の所定規則(同じ演算命令は同じフィールドに集める)に従い復元された場合を例示する図。 【図13】図13は、4つの命令フィールドからなるV LIW命令がモディファイされて復元された場合を例示する図。

*【符号の説明】


10…メインメモリ、12…命令格納部、14…命令記述情報部、16…データ格納部、20…命令復元部、22…命令記述復元割込発生部、30…命令キャッシュ、40…命令レジスタ群(命令バッファ)、50…命令デコーダ、60…命令実行ユニット(4並列処理)、70…レジスタファイル(汎用レジスタ群)、80…データキャッシュ、90…外部記憶装置、92…インターフェイス、100…VLiW型並列処理コンピュータ。




[207]




[24]





[26]




[29]









[28]

